

Bestückung mit	Nr. der PEL-Bestückungsvariante		
	1	2	3
CTC	1 2	1 4	1 2
SIO	1 2	1 2	1 2
PIO	1 2 3 4	1 2 / 4	1 2 3 4
IFSS-Stromquellen	für IFSS an SIO1 u. SIO2	für IFSS am SIO2	für IFSS am SIO2
vorgesehene Leser	LKL	LKL, MKL, LKKL	MKL
Bemerkungen	-	Ableservariante für EDT K 8901	-

(LKL-Lochkartenleser, MKL-Magnetkartent., LKKL-Lochkennkartent.)

1.5.6.4.2. Lötbrücken auf der PEL

Die folgende Tabelle gibt Auskunft über die möglichen Lötbrücken auf der PEL.

Brücke	Bedeutung	PEL1	PEL2	PEL3
W1:01	Selektorbit 0 = 1	x	-	x
W1:02	Selektorbit 0 = 0	-	x	-
W1:03	Selektorbit 1 = 1	-	x	x
W1:04	Selektorbit 1 = 0	x	-	-
W1:05	Selektorbit 2 = 1	-	-	-
W1:06	Selektorbit 2 = 0	x	x	x
W1:07	Selektorbit 3 = 1	-	-	-
W1:08	Selektorbit 3 = 0	x	x	x

W1:09 SIO1-TxDB an Treiber 75450 x - -  
 W1:10 SIO1-IEO an PIO1-IEI x x x  
 W1:11 SIO1-IEO an SIO2-IEI - - -

Brücke	Bedeutung	PEL1	PEL2	PEL3
W1:12	PIO4-IEO an SIO2-IEI	x	x	x
W1:13	SIO2-IEI mit IEO Brücken	-	-	-
W1:14	SIO1-RxTxDB an +PEL-X4:A14	x	-	-
W1:15	SIO1-DCDB an +PEL-X4:A18	x	x	x
W1:16	SIO2-DCDB an +PEL-X4:A20	x	x	x
W1:17	SIO1-CTSB an +PEL-X4:A21	x	x	x
W1:18	SIO2-CTSB an +PEL-X4:C20	x	x	x
W1:19	SIO2-RxTxDB an Treiber 75450	x	x	x
W1:20	SIO2-TxDB an Treiber 75450	x	x	x
W1:21	PIO3-/ASTB an +PEL-X5:A05	-	-	-
W1:22	/RESET an +PEL-X5:A05	x	x	x
W1:23	PIO3-ARdy an +PEL-X5:A04	-	-	-
W1:24	PIO3-IEI mit IEO Brücken	-	x	-
W1:25	PIO4-IEI mit IEO Brücken	-	-	-

W1:26	CTC2-C/TRG1 an +PEL-X4:A18	-	-	-
W1:27	CTC2-C/TRG3 an +PEL-X4:A20	-	-	-
W1:28	CTC2-C/TRG2 an +PEL-X4:C20	-	-	-
W1:29	CTC2-C/TRG0 an +PEL-X4:A21	-	-	-
W1:30	SIO2-IEO an IEO8	-	x	-
W1:31	SIO2-IEO an PIO1-IEI	-	-	-
W1:32	SIO2-IEO an CTC2-IEI	x	-	x
W1:33	CTC2-C/TRG0 an SP	x	x	x
W1:34	CTC2-C/TRG0 an TAKTOP	-	-	-
W1:35	CTC1-C/TRG0 an SP	x	x	x
W1:36	CTC1-C/TRG0 an TAKTOP	-	-	-
W1:37	SIO1-RxTxDB an Treiber 75450	x	-	-
W1:38	Negation NAS	x	x	x
W1:39	CTC1-C/TRG3 an CTC1-ZC/TD2	x	x	x
W1:40	CTC1-C/TRG2 an CTC1-ZC/TD1	-	-	-
W1:41	CTC1-C/TRG1 an CTC1-ZC/TD0	-	-	-
W1:42	SIO1-RxTxDB an +PEL-X3:A12	-	x	x
W1:43	SIO1-RxTxDB an +PEL-X3:A10	-	x	x

Abb. 1.5.6./3 zeigt den Standort der Lötbrücken auf der PEL, wobei einige nicht relevante Lötbrücken weggelassen wurden.




Abb. 1.5.6./3

1.5.6.5. Selektorbyte

Das Selektorbyte dient zur hardwaremäßigen Kodierung der PEL-Bestückungsvariante. Diese Kodierung wird im Feld W1:01...08 mit vier Brücken realisiert. Das Selektorbyte kann über das 6-Bit-Eingabebitor programmtechnisch eingelesen werden und ermöglicht somit Prüfprogrammen die selbstständige Erkennung der Bestückung der zu prüfenden PEL.

1.5.6.6. 6-Bit-Eingabebitor

Dieses Eingabebitor (Toradresse 40H..5FH) wird mit dem Schaltkreis V40098 realisiert und dient dem Einlesen des Selektorbytes der PEL sowie der Signale BAF (Batterieausfall) und /NASF (Netzausfall).

Bedeutung des eingelesenen Bytes:

- |                            |           |
|----------------------------|-----------|
| D0 = Selektorbit 0 der PEL | D4 = frei |
| D1 = Selektorbit 1 der PEL | D5 = frei |
| D2 = Selektorbit 2 der PEL | D6 = /BAF |
| D3 = Selektorbit 3 der PEL | D7 = NASF |

1.5.6.7. Batterieausfall-Signal (BAF)

Dieses Signal gibt den Ladezustand der NC-Akkus an und wird beim Einschalten des BDTs und der damit verbundenen Aktivierung des /RESET-Signals gebildet. Abb. 1.5.6./4 zeigt die Prinzipschaltung.

Bei Aktivierung des /RESET-Signals schalten die Transistoren T1 und T2 durch. Infolgedessen wird die Widerstand-Dioden-Kombination D1D2W überbrückt, so daß am nichtinvertierenden Eingang des OV nur noch die über den Zenerdioden abfallende Spannung (ca. 2,5 V) anliegt. Diese Spannung wird mit der Spannung der NC-Akkus (3FG) am invertierenden Eingang des OV verglichen, die über das Gatter G mit ca. 1 mA belastet werden. Der Ausgang des OV führt High-Potential, wenn die 3FG-Spannung unter der Vergleichsspannung von ca. 2,5 V liegt. Das Ergebnis des Vergleichs liegt am Eingang des D-Flip-Flops an und wird von diesem bei Auftreten einer L-H-Flanke am Takteingang übernommen. Diese Flanke ergibt sich, wenn das /RESET-Signal inaktiv wird. Das BAF-Signal bleibt bis zum erneuten Auslösen eines /RESET-Signals gespeichert und kann über das 6-Bit-Eingabebitor programmtechnisch abgefragt werden.




Abb. 1.5.6./4

1.5.6.8. CMOS-Speicherbarriere (/CSP-Signal)

Dieses Signal verhindert bei Aktivierung weitere Zugriffe auf die 2k-CMOS-Speicher der SEL, wenn die SP-Betriebsspannung des BDT unter den kritischen Wert von ca. 4,5 V absinkt. Es dient somit dem Schutz vor Datenverlust. Abb. 1.5.6./5 zeigt die Prinzipschaltung.




Abb. 1.5.6./5

Für die Realisierung des diskret aufgebauten 0V wurde der Schaltkreis B315 verwendet. Der 0V vergleicht die an der Basis des Transistors T2 anliegende Referenzspannung von ca. 2,5 V mit der von einem Spannungsteiler heruntergeteilten Betriebsspannung UB. Sobald die Betriebsspannung unter den Wert von ca. 4,5 V und somit die Basisspannung von T1 unter den Wert der Basisspannung von T2 sinkt, sperren T1 und somit auch T3. /CSP wird aktiv (Low).

1.5.6.9. Ladeschaltung für NC-Akkus

Die NC-Akkus in der Konsole haben die Aufgabe, bei Ausfall der SP-Spannung im BDT eine Stützspannung für die 2k-CMOS-Schaltkreise bereitzustellen und so den Datenerhalt in diesen Schaltkreisen zu gewährleisten.

Die Ladeschaltung übernimmt das Nachladen bzw. den Ladungserhalt der NC-Akkus während der Zeit, in der die NC-Akkus keine Stützspannung bereitzustellen haben. Abb. 1.5.6./6 zeigt die Prinzipschaltung.




Abb. 1.5.6./6

Der OV überwacht ständig den Pegel der Akkuspannung (3PG). Unterschreitet die 3PG-Spannung am invertierenden Eingang des OV die Referenzspannung, von ca. 3,7 V am nichtinvertierenden Eingang, führt der OV-Ausgang High-Pegel; T1 und T2 schalten durch, und es fließt ein Ladestrom von max. 14 mA über die beiden Dioden zu den NC-Akkus.

Beim Überschreiten der Ladeschlussspannung der NC-Akkus von ca. 3,7 V schaltet der OV am Ausgang auf Low-Pegel, T1 und T2 sperren, und es fließt nur noch der Strom zum Ladungserhalt über D2 zu den NC-Akkus (ca. 1 mA).

1.5.6.10 Stromquellen für IFSS

Um die IFSS auf dem SIM im Aktivmodus betreiben zu können, sind Stromschleifen erforderlich, die ihren Strom von der Seite der Anschlußsteuerung beziehen. Aus diesem Grund werden auf der PEL mit Hilfe der Treiberschaltkreise 75450 vier Stromquellen realisiert (siehe Abb. 1.5.6./7), deren Anschlüsse auf den Steckverbinder +PEL-X4 (21) geführt sind. Versorgungsspannung der Stromquellen sind die 12P.

Die Stromquellen liefern einen Konstantstrom von ca. 20 mA. Auf dem SIM wird dann die wahlweise Einbeziehung der Stromquellen in die IFSS-Stromschleifen entsprechend dem angestrebten Modus (Aktivmodus / Passivmodus) durch Brücken ermöglicht.



Abb. 1.5.6./7

1.5.6.11 Belegung der Steckverbinder

Alle Verbindungen zwischen der Peripherielektronik und den an die PEL angeschlossenen Baugruppen des BOT wie Steuerlektronik, Anzeige-/Tastatursteuerung, Leser, SIM und PIM erfolgen über Steckverbinder.

Entsprechend den zu übertragenden Leistungen, der Anzahl der notwendigen Verbindungen sowie der konstruktiven Erfordernisse werden verschiedene Typen von Steckverbindern eingesetzt.

+PEL-X1 (17): Anschluß für die Steuerlektronik

Der Anschluß zur SEL erfolgt über eine 58polige Buchsenleiste der Bauform 232-58 nach TGL 29331/3.

Die Belegung des Steckverbinders ist aus Abb. 1.5.6./8 ersichtlich.

Kontakt	A	B
1	00 unbelegt	00 unbelegt
2	unbelegt	00 unbelegt
3	unbelegt	unbelegt
4	DB 7 DB 5	DB 6 DB 4
5	DB 5	DB 4
6	DB 3	DB 2
7	DB 1	DB 0
8	unbelegt	unbelegt
9	unbelegt	/CSPG
10	/RD	unbelegt
11	unbelegt	SPG
12	unbelegt	unbelegt
13	unbelegt	unbelegt
14	unbelegt	unbelegt
15	SP	SP
16	AB 6	AB 7
17	AB 4	AB 5
18	AB 2	AB 3
19	AB 0	AB 1
20	/RESET	CSPG2
21	/CSP	unbelegt
22	TAKTOP	unbelegt
23	/IEP	/INT
24	/WAIT	/IORQ
25	NMIS	/RES
26	/M1	unbelegt
27	unbelegt	/TAKT
28	unbelegt	/NASF
29	unbelegt	unbelegt

Abb. 1.5.6./8

-PEL-X2 (19): Anschluß der Anzeige / Tastatur

**ACHTUNG:** Anschluß der Leserbaugruppe unbedingt vermeiden !

Der Anschluß der ATS erfolgt über eine 26polige Steckerleiste der Bauform 112-26 nach TGL 37912.  
Die Belegung des Steckverbinders ist aus Abb. 1.5.6./9 ersichtlich.

Kontakt	A	B
1	TAKT1	SP
2	/RESET	/NASF
3	1B 7	1A 7
4	1B 6	1A 6
5	1B 5	1A 5
6	1B 4	1A 4
7	1B 3	1A 3
8	1B 2	1A 2
9	1B 1	1A 1
10	1B 0	1A 0
11	1B RDV	1A RDV
12	/1B STB	/1A STB
13	00	00

Abb. 1.5.6./9

-PEL-X3 (20): Anschluß der Leserbaugruppe

**ACHTUNG:** Anschluß der Anzeige-/Tastatur-Baugruppe unbedingt vermeiden

Der Anschluß des Lesers erfolgt über eine 26polige Steckerleiste der Bauform 112-26 nach TGL 37912. Die Belegung des Steckverbinders ist aus Abb. 1.5.6./10 ersichtlich.

Kontakt	A	B
1	TAKT1	00
2	/RESET	/NASF
3	2A 7	12P
4	2A 6	12P
5	2A 5	12P
6	2A 4	SP
7	2A 3	SP
8	2A 2	SP
9	2A 1	SP
10	2A 0	unbelegt
11	2A RDY	00
12	/2A STB	00
13	00	00

Abb.1.5.6./10

-PEL-X4 (21): Anschluß für den SIM

Der SIM-Anschluß ist als Sepolige Steckereiaste der Bauform 304-58 nach TGL 29331/3 ausgeführt.  
Die Belegung des Steckverbinders ist Abb. 1.5.6./11 zu entnehmen.

Alle Interfacelleitungen des Steckverbinders +PEL-X4 sind für U<sub>LDW</sub> = 0,4 V mit 1,8 mA und für U<sub>HIGH</sub> = 2,4 V mit 0,1 mA belastbar. Die über diesen Steckverbinder geführten Betriebsspannungen können wie folgt belastet werden:

- SP mit 600 mA
- 12P mit 100 mA
- 12N mit 100 mA

Kontakte	A	C
1	TAKT1	/NASF
2	/RESET	2B 7
3	2B 6	2B 5
4	2B 4	2B 3
5	2B 2	2B 1
6	2B 0	/WAIT
7	1Q 2	1Q 1
8	1VSD	1VED
9	1QTSB	1DCDA
10	/1DTRA	/1RTSA
11	1TxCA	1TxDA
12	1RxDA	1RxCA
13	/1W/RDVA	/1SYNCA
14	1RxTCB	12N
15	00	00
16	SP	SP
17	3Pg	1ZC/TD1
18	2C/TRG1	2ZC/TD1
19	2ZC/TD0	2ZC/TD2
20	2C/TRG3	2C/TRG2
21	2C/TRB0	2ZCDA
22	2CTSb	/2RTSA
23	/2DTRA	2TxDA
24	2TxCA	2RxCA
25	2RxDA	/2SYNCA
26	2RxTCB	/2W/RDVA
27	2Q 2	2Q 1
28	2VED	2VSD
29	12P	12P

Abb. 1.5.6./11

+PEL-X5 (22): Anschluß für den PIM

Der PIM-Anschluß ist als 39polige Steckerleiste der Bauform 302-39 nach TBL 29331/4 ausgeführt.  
Die Belegung des Steckverbinders ist der Abb. 1.5.6./12 zu entnehmen.

Kontakt	A	B	C
1	3A 2	5P	00
2	3A 1	5P	00
3	3A 0	3A 3	3A 4
4	3A RDY	3A 5	3A 6
5	/RESET	3A 7	3B 7
6	/NASF	3B 6	3B 5
7	3B 4	3B 2	3B 3
8	4B 0	3B 0	3B 1
9	4B 1	4A 1	4A 0
10	4B 2	4A 3	4A 2
11	4B 3	4A 5	4A 4
12	4B 4	4A 7	4A 6
13	4B 5	4B 6	4B 7

Abb. 1.5.6./12

Alle Interfacialeitungen des Steckverbinders +PEL-X5 sind für  $U_{LOW} = 0,4 \text{ V}$  mit  $1,8 \text{ mA}$  und für  $U_{HIGH} = 2,4 \text{ V}$  mit  $0,1 \text{ mA}$  belastbar. Die über diesen Steckverbinder geführte Betriebsspannung SP ( $4,75 \text{ V} \dots 5,25 \text{ V}$ ) kann mit maximal  $650 \text{ mA}$  belastet werden.

+PEL-X6 (23), +PEL-X7 (24): Anschluß der Stromversorgung

Die Zuführung der Informationssignale NAS und /UES sowie der Versorgungsspannungen erfolgt über Spolige Kontaktstiftreihen, wobei zwischen den Kontaktstiften eine Stelle zur Kodierung

benutzt wird (Kontaktstifte 5001-100 nach TBL 37203), um eine Vertauschung oder Verdrehung der Buchsen auszuschließen.  
Die Belegung der Kontaktstiftreihen ist der Abb. 1.5.6./13 zu entnehmen.

Kontakt	+PEL-X6	+PEL-X7
1	SP	12P
2	NAS	codiert
3	codiert	/UES
4	00	12N
5	00	SP
6	00	SP

Abb. 1.5.6./13

1.5.7. Magnetkartenleser (Hand-Lese-Einheit HLE)

1.5.7.1. Konstruktiver Aufbau

Der Magnetkartenleser (10) ist in seinen äußeren Abmessungen dem Gehäuse des BDT angepaßt. Er besteht aus zwei Schalen 1 und 2 (87) aus tiefgezogenem Blech, die auf die Grundplatte (88) genietet werden und die Kartenführungsbahn ergeben. Der leicht bewegliche Kopfhobel mit Magnetkopf (89) wird mittels Führungsstift (90) in der Grundplatte und Führungsgabel (91) in der Schale 1 (87) spurgerecht zum zu lesenden Datenträger geführt. Über Schraubverbindungen werden die Leiterplatte (96) mit der Schale 2 (87) und die Leiterplatte (92) mit der Grundplatte (88) verbunden. Der Leser wird auf die Aussparung am Deckel des BDT-Gehäuses (2) geschoben und über Schrauben mit diesem verbunden. Verschlössen wird der Leser an der Rückseite über einen Deckel.  
Über die 26-polige Bandleitung (93) mit Schlitzklemmbuchse wird der Magnetkartenleser an die Steuer Elektronik angeschlossen. Die Verbindung der beiden Leiterplatten erfolgt über die drei Leitungen (94) und der Magnetkopf ist über das 2-adrige geschirmte Kabel (95) an die Leiterplatte (96) angeschlossen.

1.5.7.2. Funktionsbeschreibung

Datenträger

Der Datenträger für den Magnetkartenleser ist die international übliche Plastkarte mit Magnetstreifen (PKM). Sie besteht aus mehrschichtigem, weichmacherfreiem Polyvinylchlorid (PVC-H-Folie). Der Magnetstreifen ist ein elektromagnetisch beeinflussbares Oxidgemisch.




Abb. 1.5.7./1 Abmessungen der PKM

Die Plastkennkarte mit Magnetstreifen besteht aus Inlett und Hülle, wobei das Inlett ein beliebiges Druck- oder Schriftbild (z. B. Stöldruck) tragen kann. Der Magnetstreifen ist auf der Rückseite der Magnetkarte auf die Hülle kaschiert. Die fertige Magnetkarte entsteht durch das Laminiere von Hüllen und Inlett und anschließend dem Ausstanzen der Karte auf die in Abb. 1.5.7/1 dargestellten Maße. Der Magnetstreifen liegt in der Rückseite der Magnetkarte wie es Abb. 1.5.7/2 zeigt. Die volle Gebrauchsfähigkeit der Plastkarten wird bei folgenden Temperaturen gewährleistet:

-20 °C bis 50 °C.

Die Plastkarte ist widerstandsfähig gegen Wasser (nach 24 h bei 23 °C ± 3 K Lagerung in destilliertem Wasser noch gebrauchsfähig).

Die Gebrauchsfähigkeit der Plastkarte wird bei kurzzeitigen Einfluß von schwach nichtoxidierenden Säuren, schwachen Laugen Salzlösungen, Äthylalkohol, Treibstoffen und Ölen nicht beeinträchtigt.

Die Kartenwölbung darf von der Planlage maximal 1,0 mm abweichen. Der Randgrat der Karten darf nicht mehr als 0,08 mm über der Kartenoberfläche betragen. Die Lagerung der Plastkarten sollte geschützt vor Beschädigung und Deformation bei

23 °C ± 3 / -2 K Raumtemperatur und 50% ± 7 % relativer Luftfeuchte erfolgen.

Die Aufzeichnung der Information auf der Plastkarte erfolgt auf dem Magnetstreifen auf der Rückseite der Karte vorzugsweise mit der Schreib-Lese-Einheit SLE K.6501. Innerhalb des Magnetstreifens liegen 3 Aufzeichnungsspuren, wobei der Magnetkartenleser nur die mittlere Spur 2 liest, die gemessen zur Bezugskante in Abb. 1.5.7/2 zwischen 8,85 mm und 11,89 mm liegt.




Abb. 1.5.7./2



Abb. 1.5.7/2 zeigt die Aufzeichnungsrichtung, und Beginn- und Endpunkt der magnetischen Aufzeichnung. Aufgezeichnet wird die Information auf Magnetstreifen in Wechselschrift kontinuierlich ohne Zwischenräume. Diese Schrift ist ein binäres Schreibverfahren, bei dem die Grenzen der Spurelemente (ein Spurelement beinhaltet informativ 1 bit) grundsätzlich durch einen Fließwechsel gekennzeichnet sind und bei dem das eine der beiden Binärzeichen durch einen zusätzlichen Fließwechsel in der Mitte des Spurelements dargestellt wird.

Die mittlere Bit-Dichte der Spur 2 gemessen in Längsrichtung parallel zur Bezugskante beträgt 3,0 Bits/mm  $\pm$  3%.

Die Spur 2 der Plastkarte mit Magnetstreifen ist für den Einsatzfall des Magnetkartenlesers nur für numerische Informationen vorgesehen. Für die Zeichendarstellung wird der 4-Bit-Code gewählt, wobei die Darstellung in der Aufzeichnungsrichtung mit dem niederwertigsten Bit beginnt. Als Vorkehrung zur Fehlererkennung wird jedes Zeichen mit einem Paritäts-Bit auf ungerade Parität ergänzt. Zusätzlich wird der Datensatz durch ein LRC-Zeichen abgeschlossen. Das LRC-Zeichen ergänzt alle Bits gleicher Wertigkeit (außer den Paritäts-Bits) über die Länge des Datensatzes auf gerade Parität. Das LRC-Zeichen selbst wird auf ungerade Parität ergänzt. Die Speicherkapazität der Plastkarte mit Magnetstreifen beträgt:

- 1 Startzeichen "11"
- 37 numerische Datenzeichen
- 1 Endzeichen "15"
- 1 LRC-Zeichen.

Der Anwender hat bei der Benutzung der Plastkarte mit Magnetstreifen die TGL 42093 einzuhalten.

Der Bereich vor dem ersten Spurelement und nach dem letzten aufgezeichneten Spurelement des gültigen Datensatzes von 40 Zeichen ist nur mit Null-Bits (Synchronisationsbits) aufgefüllt.

Die Plastkarte mit Magnetstreifen hat eine Lebensdauer von mindestens 2000 Schreib- und Lesevorgängen, d. h. für diese Anzahl stehen die Informationen stör- und ausfallfrei zur Verfügung.

Funktionsprinzip

Der Magnetkartenleser ist ein manuell zu bedienender Leser nach dem Durchzugsprinzip. Der Datenträger (PKM) wird von Hand durch die Kartenführungsbahn am Magnetkopf so vorbeigeführt, daß der Datenträger PKM auf der Grundplatte (88) der Kartenführungsbahn mit der Bezugskante nach Abb. 1.5.7/2 aufliegt, der Magnetstreifen auf der dem Bediener zugewandten Seite liegt und somit beim Einlesen des Datenträgers PKM im Magnetkartenleser verschwindet. Die zulässige Kartengeschwindigkeit des Datenträgers PKM im Magnetkartenleser liegt zwischen 0,1 m/s und 1,0 m/s.

Vom Magnetkopf werden die Lesesignale des Dateninhalts der Spur 2 übernommen, im Leseverstärker verstärkt, an dessen Ausgang ein TTL-Takt-Datengemisch zur Verfügung steht. Am Ausgang des Funktionskomplexes Takt-Daten-Trennung stellt der Leser am Ende die getrennten Takt- und Daten-signale bereit. Einen Überblick über den Funktionsablauf im Magnetkartenleser vermittelt Abb. 1.5.7/3.




Abb 1.5.7./3 Blockschaltbild des Magnetkartenlesers HLE

Funktionskomplexe

- Hebelsystem mit Magnetkopf

Der Kopfebel ist so montiert, daß der Kopf auf der Magnetschicht der Plastkarte mit Magnetstreifen während des Lesevorganges mit einer definierten Andruckkraft, die am Kopfebel ein-

gestellt werden kann, aufzieht. Beim Vorbeiführen des Datenträgers am Magnetkopf, werden in diesem durch die Aufzeichnungen der Spur 2 die Lesesignale in Wechseltaktschritt induziert und an den Leseverstärker weitergegeben.

- Der Leseverstärker LV

Der Leseverstärker arbeitet mit einer Betriebsspannung von +12V und stellt daraus als Mittelspannung für die Verstärkerstufen +6V zur Verfügung: Das an +MLV - X2 (nach Abb. 1.5.7/3) anliegende Kopfsignal wird auf die Mittelspannung symmetriert. Über zwei invertierende, einen differenzierenden Verstärker und einen Komperator wird am Verstärkerausgang ein TTL-kompatibles Takt-Daten-Gemisch (offener Kollektor) zur Verfügung gestellt, wie es Abb. 1.5.7/4 darstellt. Unter A ist das Lesesignal nach dem ersten invertierenden Verstärker abgebildet. Dieser Verstärker ist so dimensioniert, daß er unter Eingriffen des frequenzabhängigen induktiven Widerstandes des Magnetkopfes das Steigen der Wiedergabespannung mit steigender Kartengeschwindigkeit ausgleicht.

Zur Störunterdrückung trägt bei, daß die Verstärkeranordnung zweistufig ist, die Verstärkung pro Stufe relativ niedrig ist und die zweite invertierende Verstärkerstufe als aktiver Tiefpaß mit einer 3dB Grenzfrequenz, die dem 1,4-fachen der maximalen Lesefrequenz entspricht, ausgelegt ist.

B in Abb. 1.5.7/4 zeigt das Lesesignal nach der zweiten Verstärkerstufe. Die Lesesignalfolge unter C in Abb. 1.5.7/4 stellt das Ergebnis nach der dritten differenzierenden Verstärkung dar und D dann das TTL-kompatible Takt-Daten-Gemisch als Wechseltaktschritt nach dem Komperator.




Abb. 1.5.7./4 Lesesignale im Leseverstärker LV




Abb. 1.5.7./5 Takt-Daten-Signaltrennung

- Takt-Daten-Trennung

Aufgabe der Takt-Daten-Trennung ist es, aus der Impulsfolge A an +MKL-X2 nach Abb. 1.5.7/3 die Daten entsprechend C der Abb. 1.5.7/5 aufzubereiten und den dazu erforderlichen Synchronimpuls entsprechend D der Abb. 1.5.7/5 bei wechselnder Kartengeschwindigkeit zu liefern. Um diese Aufgabe zu erfüllen, beinhaltet der Takt-Daten-Trennungs-Komplex verschiedene Funktionen.

a) Takterzeugung

Mittels eines internen Taktgenerators wird eine Rechteckimpulsfolge im Tastverhältnis 1:1 von 80 KHz erzeugt, aus der jeder vierte Impuls ausgeblendet wird.




Abb. 1.5.7/6 Interne Zählertakt-Impulsfolgen

b) Anfangssynchronisation

Für die Anfangssynchronisation der Takt-Daten-Trennung stehen ca. 20 Impulse (Synchronisierungsbits vor dem ersten Zeichen auf dem Datenträger) zur Verfügung. Um Störungen durch die Kartenkante zu unterdrücken, werden die ersten Impulse durch einen 4-Bit-Zähler unterdrückt. Nach dem fünften gelesenen Synchronisierungsimpuls (Abb. 1.5.7/5 Impulsfolge B) wird die Taktleitung freigegeben. Durch einen nachträglichen Multivibrator, dessen Impulsdauer länger als der längste von der Karte gelesene Taktbitabstand ist, wird die Schaltung während des gesamten Lesevorganges durch ein statisches Signal arbeitsfähig gehalten.

c) Beschreibung der Gesamtfunktion

Die Impulsfolge aus dem Leserverstärker (Abb. 1.5.7/5 Impulsfolge A) wird entsprechend Abb. 1.5.7/5 so aufbereitet, daß bei jedem Flurwechsel ein positiver Impuls erzeugt wird (Impulsfolge B). Hieraus werden die Datenimpulse ausgeblendet und jedes Taktbit setzt einen Zähler zurück. Anschließend wird der gerade zurückgesetzte Zähler mit der in Abb. 1.5.7/6 unter A gezeigten internen Impulsfolge vorwärts gezählt und durch das nächste Lesetaktbit (Abb. 1.5.7/5 - B) gestoppt. Der bis dahin erreichte Zählerstand repräsentiert dann den Abstand dieser aufeinanderfolgenden Taktbits und wird als Erwartungszeit für den nächsten Taktbitabstand genutzt. Anschließend wird der Zähler mit der Impulsfolge B in Abb. 1.5.7/6 zurückgezählt. Aus Bild 1.5.7/6

ist zu erkennen, daß beim Vorwärtszählen nur 3/4 der Impulse eingezählt werden, sodaß beim anschließenden, vom Taktbit ausgelassen Rückwärtszählen bei 75% des Taktbitabstandes ein negativer Übertragungsimpuls erscheint. Dieser Vorgang läuft wechselseitig gesteuert in mehreren Zählern ab, wobei der negative Übertrag die Taktbitflanke der Taktbitimpulsfolge D in Abb. 1.5.7/5 bildet und die Ausblendung der Datenbits bewirkt. Die Daten werden entsprechend der Impulsfolge C in Abb. 1.5.7/5 aufbereitet und mit den in D dargestellten Taktimpulsen als gültig zur Abnahme im SIO bzw. PIO der Steuerelektronik an +MKL-X1 nach Abb. 1.5.7/3 bereitgestellt.

Betriebsweise

Die Übernahme der Daten vom Magnetkartenleserausgang +MKL-X1 nach Abb. 1.5.7/3 erfolgt durch ein SIO-Tor der Steuerelektronik. Der Leser stellt nach Abb. 1.5.7/5 die Daten C und Takte D getrennt zur Verfügung. Die Interruptlösung für den Einlesebeginn erfolgt über Takt D an einem PIO-Tor der Steuerelektronik. Die Signale des Magnetkartenlesers sind den SIO- und PIO-Signalen wie folgt zugeordnet:

Lesersignal	Steckeranschluß	SIO-Signal	PIO-Signal
TAKT	+MKL-X1: A12	R x T x CB	2 ASTB
DATEN	+MKL-X1: A10	R x BD	2 A0

Abb. 1.5.7/7 Magnetkartenlesersteuerung

Der nach Abb. 1.5.7/5 vom Leser ankommende Takt D ist auf die "STROBE"-Leitung des PIO-Tores geführt und löst mit seiner ersten Low-High-Flanke einen Interrupt aus, der den Einlesebeginn einer Platkarte mit Magnetstreifen kennzeichnet. Die an einem Eingang des PIO-Tores anliegenden Datensignale werden für den PIO nicht wirksam.

Parallel liegt der Takt des Magnetkartenlesers am Takteingang des SID-Tores (siehe Abb.1.5.7/77). Nach obiger Abbildung liegt das dazugehörige Datensignal am Dateneingang des SID-Tores an. Mit der steigenden Flanke des Empfangstaktes (/RxC) werden die Daten abgetastet.

1.5.7.3. Programmierung

Die Eingabe der Daten vom Datenträger ist interruptgesteuert, wobei in der Interruptroutine lediglich das Zeichen vom Eingabeschaltkreis übernommen und im entsprechenden Puffer abgelegt wird. Das PIO-Tor für die Auslösung des Interrupts zur Kennzeichnung des Einlesebeginns des Datenträgers wird anfangs im Bitsteuermodus initialisiert, wobei Interrupt verboten wird. Diese Maßnahme ist notwendig, um durch die anschließende Um-Initialisierung in die eigentliche Betriebsart noch eventuell anstehende Interrupts von einer zuvor eingelezten Karte zu unterdrücken. Die eigentliche Betriebsart für das PIO-Tor ist der Eingabemodus, in der die erste Taktfanke, wie unter 1.5.7.2 beschrieben, einen Interrupt auslöst; alle anderen Flanken des Kartentaktes dürfen keinen Interrupt mehr auslösen.

Das SID-Tor zum Einlesen des Datenträgerinhaltes wird für das bisynchrone Empfangen von Daten initialisiert. Die einzulesenden Daten werden auf ungerade Parität überwacht. Interrupt wird vor jedem vom Datenträger eingelesenen Zeichen ausgelöst.

Ist der Leser initialisiert, also eingabebereit, bleibt er in diesem Zustand, bis das erste Zeichen von einer Karte ankommt. Um das Eingabende feststellen zu können, erfolgt die Eingabe der Plastkarte mit Time-Out-Überwachung. Das bedeutet, daß nach dem PIO-Einlesebeginn-Interrupt und nach jedem Einlesen eines Zeichens ein CTC-Kanal erneut gestartet wird. Bei Einhalten der Mindestlesegeschwindigkeit von 0,1 m/s der Karte ist die Zeit zwischen dem Einlesen von zwei Zeichen bzw. zwischen dem PIO-Interrupt und dem ersten über SID eingelesenen Zeichen kleiner als die eingestellte CTC-Zeit. Das bedeutet, daß der CTC solange keinen Interrupt auslösen kann, wie Zeichen auf der eingelesenen Karte anliegen. Da die maximale Zeit eines CTC-Kanals noch zu kurz ist, wird programmäßig noch ein Time-Out-Zähler benutzt, der leicht variiert werden kann. Durch dieses Prinzip ist die

Zeit der Kartenendeerkennung für den Treiber damit garantiert, daß durch Time-Out endgültig das Ende des Einlesens der Karte festgelegt wird.

Nach dem ausgelösten Einleseinterrupt durch das PIO-Tor beginnt der Treiber erst mit dem Einlesen der von der Karte anliegenden Daten nach erfolgter Zeichensynchronisation durch den SID. Dazu müssen die ersten von der Karte eingelezten 16 Bit (2x8-Bit-Zeichen) mit den programmierten Sync-Zeichen übereinstimmen. Die Synchronisationszeichen setzen sich aus den "Nullbits" und dem Startzeichen des Datenträgers zusammen. Damit ist gesichert, daß die Plastkarte mit Magnetstreifen nur in einer Richtung eingelezen werden kann. Die numerischen Daten werden vom SID als 5-Bit-Zeichen eingelezen mit Paritätskontrolle. Der Treiber kontrolliert das Einlesen des erwarteten Endezeichens der Karte. Die logische Addition aller Zeichen der Karte (einschließlich Start-, Endeerkennung und LRC-Zeichen) muß null ergeben. Die erwartete Zeichenzahl ist 40.

Bei fehlerlosem Einlesen steht dem Anwender der Inhalt des Datenträgers im ISD-Code einschließlich Start- und Endeerkennung und LRC-Zeichen im Magnetkartenpuffer (MKPUP) zur Verfügung. Die gültigen Zeichen enden vor dem ersten "FF" im Puffer. Ihre Anzahl steht in MKAZ. Aufgetretene Fehler werden im Feld MKSBI angezeigt:

MKSBI: D0 D1  
 0 0 : keine Bedeutung

SIO-spezifische  
 0 1 : Externer/Statusinterrupt aufgetreten  
 1 0 : Spezielle Empfangsbedingung (allg.)  
 1 1 : Spezielle Empfangsbedingung (Empfänger-Puffer-Überlauf)

Treiber-  
 D2 = 1 : Starterkennung nicht gefunden  
 D3 = 1 : Paritätsfehler  
 D4 = 1 : Endeerkennung nicht gefunden  
 D5 = 1 : LRC-Fehler  
 D6 = 1 : falsche Zeichenzahl (ungleich 40)  
 D7 nicht belegt

Nur wenn (MKSBI)=0 ist, kann der Anwender damit rechnen, daß Datenträger, Einlesen und Konvertierung der eingegebenen Zeichen in den ISO-Code fehlerfrei waren.

Erreicht der SID die Synchronisation nicht (fehlende "Nullbits", fehlerhaftes oder richtungsfalsches Einlesen der Karte), so wird nur der Startinterrupt durch das PIO-Tor ausgelöst und durch die Time-Out-Überwachung (CTC-Interrupt) das Einlesende festgelegt. Abgebrochen wird das Einlesen der Plastkarte mit Magnetstreifen, wenn ein externer oder Statusinterrupt bzw. eine spezielle Empfangsbedingung auftreten.

Die Konvertierung wird abgebrochen, wenn die Fehler "Anfangskennung nicht gefunden" oder "Paritätsfehler" erkannt werden. Bis zum Auftreten eines Paritätsfehlers werden alle Zeichen in den ISO-Code konvertiert.

Die Fehler "Enderkennung nicht gefunden", "LRC-Fehler" und "falsche Zeichenzahl" sind Feststellungen des Treibers, die keinen Einfluß auf das Einlesen oder Konvertieren der Daten haben.

#### 1.5.8. Lochkartenleser

##### 1.5.8.1. Konstruktiver Aufbau

Der Lochkartenleser besitzt ein Grundgestell, das aus der vorderen Wand (79), der hinteren Wand (80) und drei Distanzbohlen (81) gebildet wird. Durch Zusammenbau dieser Wände sind das Einlaufblech (82), die acht Führungsbleche (83) und die vier oberen Transportachsen (84) mit den Sinterbuchsen (73) in die Wände eingesteckt und mit diesen verschachtelt. Die Führungsbahn der Karte wird durch die Führungsbleche (83) und die Wände (79, 80) gebildet. Die unteren Transportachsen (74) können sich infolge Lagerung in Schlitzen senkrecht zur Führungsbahn der Karte bewegen. Sie werden durch Druckhebel (75) und Zugfedern (76) gegen die oberen Transportachsen gedrückt. Damit wird die für den Kartentransport nötige Reibkraft erzeugt. Der Optoblock (65) besteht aus zwei Plastteilen, in die zwei Glasscheiben eingelassen sind. Die zwei Plastteile sind miteinander verschraubt. An den/Optoblock sind die Empfängerplattchen kpl. (67) und die Trägerplatte Infrarotsender (66) angeschraubt. Die gesamte Einheit kann zusammen aus dem Grundgestell heraus-

genommen werden. An den oberen Transportachsen (84) sind Riemen scheiben (85) befestigt, womit die oberen Transportachsen über einen Rundriemen (86) vom Motor (78) angetrieben werden. Der Lochkartenleser ist von einer Verkleidung aus Stahlblech umgeben und wird durch einen Deckel auf der Seite der Riemenscheiben verschlossen.

##### 1.5.8.2. Funktionsprinzip

Der Lochkartenleser (LKL) ist ein dem Betriebsdatenterminal K 8902 zugeordnetes peripheres Gerät, mit dem verschiedenartige Datenträger erfassbar sind. Im Einsatzfall sind als Datenträger Lochkarten (maximal 80-spaltig, 12-zeilig) nach Thema 30.200.33-82 / Entwurf RGM-Standard und Lochkartencode gemäß TGL-RGM 357-76 sowie Lochkennkarten 1 oder 4 (maximal 40- oder 19-spaltig, 5-zeilig) vorgesehen. Die Datenträger werden im elektromotorischen Durchzugverfahren durch die Leserbaugruppe geführt und mit zugehöriger Programmunterstützung (LKL-Treiber: Abschnitt 1.5.8.7.) durch fotoelektrische Verfahren erfährt und innerhalb des Betriebsdatenterminals ausgewertet. Ein neuer sich in den zulässigen Fertigungstoleranzen befindlicher Datenträger "Lochkarte" ist für ca. 500 Lesungen geeignet.

##### 1.5.8.3. Funktionskomplexe

###### Schnittstellensteuerung

Der Lochkartenleser ist entsprechend seiner Konzeption zur Ansteuerung durch eine 8 Bit breite Parallel-Schnittstelle geeignet. Im System Betriebsdatenterminal wird ein Port eines PIO-Schaltkreises UB 855 D genutzt (z.B. Port A des PIO 3 Über+STE-X6). Als Arbeitsmodus wird "Einzelbitsteuerung" mit 6 Eingabe- und 2 Ausgabebitleitungen festgelegt. Die 6 Eingabebitleitungen ermöglichen im Multiplexbetrieb das Einlesen von maximal 12 Informationsspurten des Datenträgers, sowie einem durch die Baugruppe gebildeten "Interrupt-Signal".

Folgende Signalzuordnung gilt für den entsprechenden Port des Interfacebausteins, der durch Kabel 26-polig (70) mit der Empfängerplatte (67) über +LKL-X1 verbunden ist:

Belegung der Signalleitungen

PID	Bezeichnung	Funktion	Anschlußpunkt
0	Y0 - DI06	Multiplexleitung für Informationsspuren 0/6	+LKL-X1: A10
1	Y1 - DI17	Multiplexleitung für Informationsspuren 1/7	+LKL-X1: A09
2	Y2 - DI28	Multiplexleitung für Informationsspuren 2/8	+LKL-X1: A08
3	Y3 - DI39	Multiplexleitung für Informationsspuren 3/9	+LKL-X1: A07
4	Y4 - DI4E	Multiplexleitung für Informationsspuren 4/E	+LKL-X1: A06
5	Y5 - DISZ	Multiplexleitung für Informationsspuren 5/2	+LKL-X1: A05
6	Y6 - D006	Zustandssteuerung LKL-Elektronik	+LKL-X1: A04
7	Y7 - D007	Zustandssteuerung LKL-Elektronik	+LKL-X1: A03

Bemerkung:

- Die weitere Belegung entspricht PID 1-Port Anschlüssen (Abb. 1.5.2./14)
- das Signal/NA5 ist Leserintern mit einem Anschlagswiderstand von 4,7 k Ohm gegen 5 P. versehen
- ansteuernde Einheit muß pull-up Widerstand von (2,2 ... 6,8) k Ohm von /Reset zu 5 P. versehen.

1.5.8.4. Signalauswertung

Die einen Decoder steuernden Ausgangssignale Y6 und Y7 ermöglichen 4 verschiedene Zustände der LKL-Elektronik, wobei 2 gewonnene Signale der Multiplexsteuerung der Ausgangsdaten dienen.

Diese Signale schalten nacheinander die in bistabilen Multiplibratoren analog den vorhandenen Lechungen zwischengespeicherten Informationen (über "open-collector"-Stufen mit low-aktivem Pegel) an die als Eingänge definierten PID-Anschlüsse. Das Potential der zwischengespeicherten Informationen wird bestimmt durch die Ausgangspegel der Schwellenspannungsschaltkreise, die durch infrarotempfindliche Fototransistoren SP 213 B angesteuert werden. Diese Fototransistoren befinden sich in einem im Kartenschacht angeordneten Blendensystem (65) und werden durch IR-Emitterdioden VA 123 B beim Auftreten einer Informationslechung beleuchtet. Diese Dioden befinden sich auf einer Trägerplatte (66) gegenüber der Empfängerplatte (67), die mit den Bauelementen zur Informationsbildung und -verarbeitung bestückt ist. Zur Verbesserung der Störsicherheit sind den Schwellenspannungsschaltkreisen Eingangsschaltungen nachgeschaltet, die eine Informationsübernahme nur zu ZVE-(Zentrale Verarbeitungseinheit) gesteuerten Zeitpunkten gestatten.

1.5.8.5. Interruptbildung


Die Notwendigkeit der Interruptbildung wird aus dem jeweils letzten eingelesenen Zeichen innerhalb einer Datenspalte abgeleitet. Aus dem Übergang vom (entsprechend den Stanztoleranzen) letzten Spaltenzeichen zum Datenträgermaterial wird das Interruptsignal abgeleitet, welches über Y5-DI 5Z zum Interface-Schaltkreis geführt ist. Das Auftreten dieses Signals verriegelt gleichzeitig die Eingangsschaltungen während des gesamten Aufbereitungsorganes einer Datenspalte, wodurch eventuell auftretende Störimpulse (z.B. Transparenzfehler des Datenträgers) ausgeblendet werden. Durch die ZVE-gesteuerte Übernahme der Zeichen 0 bis 5 (mit Interrupt-Einsprung ins Treiberprogramm) wird das anliegende Interrupt-Signal abgeschaltet, worin sich die Möglichkeit einer zeitoptimalen Interruptsteuerung ergibt.

Ein weiteres durch den genannten Decoder gebildetes Steuerungssignal stellt nach beendeter Übergabe des zweiten Datenblockes (Zeichen 6 bis Z) den Grundzustand der Auswertelogik (Ankengesteuert her, indem die zwischengespeicherten, aber bereits übernommenen Daten gelöscht werden und die Eingangsschaltungen für eine

nächste Datenspalte freigegeben werden. Abb. 1.5.8/1 gibt den prinzipiellen Verlauf der wichtigsten LKL-internen Signale wieder.

1.5.8.6. Transportsteuerung

Der elektromotorische Kartendurchzug wird durch eine Motorschaltstufe, einen Mikromotor GMH 26 M02N und die entsprechende Transportmechanik (Abschnitt 1.5.8.1.) übernommen. Die Schaltstufe kann durch ein weiteres Ausgangssignal des genannten Decoders (Wert: OUT XXH, Inhalt 80H) gespeist werden, so daß der Transport des Informationsträgers durch die Leserbaugruppe nur bei Datenträgeranforderung (entsprechend dem gewählten Formatprogramm) durch die ZVE freigegeben wird. Die aktive Betriebszeit der Transportmechanik wird bestimmt durch die Haltezeit eines monostabilen Multivibrators. Sie ist dabei auf vollständigen Datenträgertransport durch die Leserbaugruppe mit minimaler Leerlaufzeit ausgerichtet. Die Haltestufe ist jederzeit nachträglichbar, so daß ein kontinuierliches Einlesen von Datenträgern unter Umgehung des Motor-Start-Stop-Verfahrens ebenfalls möglich ist.



- 1 - Schnittdarstellung Datenträger Spur X
- 2 - Infrarotempfänger Spur X
- 3 - Triggerausgang Spur X
- 4 - Dateneingangstor
- 5 - Zwischenspeicher
- 6 - Stegerkennung
- 7 - /INT
- 8 - [OUT 00H] Übernahme Daten 0-5
- 9 - [OUT 40H] Übernahme Daten 6-2
- 10 - [OUT C0H] Grundzustand
- 11 - Rücksetzsignal intern

Abb 1.5.8./1 Impulsdiagramm ausgewählter Signale




Abb. 1.5.8./2 Blockschaltbild Lochkartenleser Kpl. (Stand L 01/B 01)

Damit Fremdkörper oder Datenträger, die sich nach eventuellem Betriebsspannungsausfall noch im Kartenschacht befinden, nicht den Einlesevorgang behindern, erfolgt bei Betriebsspannungszuschaltung automatisch die einmalige Einschaltung des Transportmechanismus.

Ist die ZUE-gesteuerte Freigabe des Transportmechanismus erfolgt, wird die Motorschaltstufe aktiviert, sobald sich ein Datenträger im Bereich der Eingabeerkennung (Infrarot-Lichtschranke mit Sendeleuchte V0 123 B in mechanischer Halterung (77) und Empfängertransistor SP 213 B auf (67)) befindet. Sie bleibt bis zum Ablauf der festgelegten Zeitkonstante eingeschaltet. Eine Ausnahme bildet das Signal /NAS, welches den Mikromotor (78) sofort ausschaltet, damit bei eventuellem Netzausfall leitungsintensive Verbraucher (z. B. Antriebsmotor der Transportmechanik) die Spannungsstützzeit für Software-Rettungsroutinen der ZUE nicht verschlechtern.

Die vom Netzteil bereitgestellte Motorbetriebsspannung 12 PM wird zur Minimierung von Störpegeln gesondert über "Kabel 2-polig" (71) zugeführt.

Zur Verbindung der internen LKL-Baugruppen werden Leitungen verwendet, die an Lötflächen geführt sind und dort verlötet werden. Steckverbinder + LKL - X 2 dient der Prüfung der Baugruppe (67). Die Belegung des Anschlußpunktes + LKL - X 1 ist aus Abb. 1.5.2./14 ersichtlich.

1.5.8.7. Programmierung

Alle Lesertreiber sind nach einem einheitlichen Prinzip aufgebaut. Soweit möglich, erfolgt nach Anspornung des Treibers ein Bereitschaftstest (außer bei Magnetkarte), bei dem überprüft wird, ob alle Kanäle beleuchtet sind. Ist das nicht der Fall, ist der Leser nicht bereit und der Treiber wird verlassen. Ist der Leser initialisiert, also eingabebereit, bleibt er in diesem Zustand, bis das erste Zeichen eingelesen wird. Die eigentliche Eingabe ist interruptgesteuert, wobei in der Interruptroutine lediglich das Zeichen vom Eingabeschaltkreis übernommen und im Lochkartenpuffer LKPUF abgelegt wird. Der am Kartenrand entstehende Potentialwechsel (Interruptbildung) wird ausgeblendet.



Um das Eingabende feststellen zu können, erfolgt die Eingabe der Lochkarte mit Time-Out-Überwachung. Das bedeutet, daß nach dem Einlesen jedes Zeichens ein CTC-Kanal erneut gestartet wird. Bei Einhalten der Mindestdurchzugsgeschwindigkeit der Karte (vorgeschrieben) ist, die Zeit zwischen dem Einlesen von zwei Zeichen kleiner als die eingestellte CTC-Zeit, wodurch kein CTC-Interrupt ausgelöst wird. Da die maximale Zeit eines CTC-Kanals noch zu kurz ist, wird programmseitig ein Time-Out-Zähler benutzt, der leicht variiert werden kann. Durch dieses Prinzip ist die Zeit der Kartendeckennung für den Treiber sehr kurz.

Bei Lochkarten wird bei Time-Out durch den CTC überprüft, ob alle Kanäle des Lesers wieder beleuchtet sind. Ist dies der Fall, ist das Einlesen beendet. Ansonsten wird ein zweiter programmtechnischer Zähler heruntergezählt, der einzig dazu eingeführt wurde, um größere ungelochte Passagen auf der Lochkarte zu überbrücken, ohne daß "Kartendeck" erkannt wird. Verbleibt eine Karte durch einen Defekt im Leser, wird damit garantiert, daß nach der festgelegten Mindestdurchzugszeit der Karte programmtechnisch endgültig das Ende des Einlesens der Karte festgelegt wird.

Nach der Einleseendeckennung erfolgt die Konvertierung der eingelesenen Zeichen in den ISO-Code.

Die einzulesenden Lochkarten müssen dem Standard RGM 357-76 für 12-Positions-Lochkarten entsprechen, der den 12-Positionscodes für Lochkarten (eingeschränkter KPK-12) festlegt. Die Lochkarte kann max. 80-spaltig sein.

#### Aufbau einer Lochkarte

```

*****
* Z * * * *
* E * * * *
* 0 * * * *
* 1 * * * *
* ... * * * *
* 9 * * * *
*****
(Benennung der Lochkarten-Zeilen)
<-----max. 80 Zeichen----->

```

Bei fehlerloser Lochkarte und fehlerlosem Einlesen (nur vorwärts) steht dem Anwender nach der Konvertierung der Inhalt der Lochkarte im Lochkartenpuffer LKPUF im ISO-Code zur Verfügung. Bei Ansprung des Treibers legt der Anwender mit Bit D0 des Feldes LKSBI fest, ob der Treiber die eingelesenen Zeichen als Inhalt einer Lochkarte oder Lochkennkarte zu behandeln hat. Entsprechend erfolgt die Konvertierung.

Soll eine Lochkennkarte eingelesen werden, müssen die Arbeitszeilen des kombinierten Lochkennkarten-/Lochkartenleser-Treibers verwendet werden. Es entspricht also KKSBI --> LKSBI, KKSBI --> LKSBI, ... AKEL --> AKEL und EKEL --> EKEL.

Soll eine Lochkarte eingelesen werden, konvertiert der Treiber die eingelesenen Zeichen nur bis zum Auftreten eines nicht zugelassenen Zeichens und bricht dann die Konvertierung ab.

Nur bei (LKSBI)=0 kann der Anwender sicher sein, daß Lochkarte bzw. Lochkennkarte, Einlesen und Konvertierung der eingelesenen Zeichen fehlerlos waren.

Der Treiber erkennt folgende Fehler und signalisiert diese dem Anwender durch Setzen der entsprechenden Bits im Statusbyte:

LKSBI: bei Ansprung des Treibers

D0 = 1: Kennkarte wird eingelesen

D1 = 1: Lochkarte wird eingelesen

bei Verlassen des Treibers

(wenn Lochkennkarte eingelesen wurde)

D 0 = 1: Leser nicht bereit

D 1 = 1: (falsches) nicht zugelassenes Zeichen erkannt

D 3 = 1: Zeichenzahl > 80

(wenn Lochkennkarte eingelesen wurde)

s. KKSBI 1

1.5.9. Serieller Interfacemodul

1.5.9.1. Übersicht

Die Leitungen von zwei SIO- und zwei PIO-Schaltkreisen (in der maximalen Ausrüstung) der Peripherielektronik PEL werden dem Anwender als Schnittstellen bereitgestellt.

In den seltensten Fällen werden die wenig belastbaren LS-TTL Pegel der PEL-Signale direkt genutzt werden können. Deshalb erfolgt auf bestückten Leiterplatten von 100 mm x 200 mm, die in der Konsole des BDT K 8902 befestigt sind, eine Aufbereitung dieser Signale.

Zwei SIO-Schaltkreise/ ergeben die Möglichkeit, maximal vier Schnittstellen gleichzeitig auf einem Seriellen Interfacemodul SIM realisieren zu können:

- IFLS-Z Schnittstelle nach KROS 5016
- V.24 Schnittstelle asynchron (TGL 29077)
- V.24 Schnittstelle synchron (TGL 29077)
- IFSS (20 mA) Schnittstelle nach TGL 42886

Die Baugruppen SIM 1 bis SIM 5 unterscheiden sich in der Anzahl und Kombination dieser Schnittstellen, sowie der Zuordnung der Taktversorgung, die von den CTC-Bausteinen der PEL übernommen wird. Die SIM 1, 3, 5 sind mit der Schnittstelle IFLS-Z für Systeme, die SIM 2 und 4 stattdessen mit V.24 ausgerüstet.

Eine Übersicht dazu gibt die Tabelle nach Abb. 1.5.9./1.

Die Anordnung der Anschlussbuchsen für die einzelnen Schnittstellen nach Abb. 1.5.9./1 auf den Leiterplatten der SIM - Varianten ist in Abb. 1.5.9./2. schematisch dargestellt.

1.5.9.2. IFSS-Schnittstelle

Die schaltungstechnische Ausführung dieses Interfaces beruht auf Standardlösungen. Abb 1.5.9./3. zeigt das Prinzip und die Züschmenschaltung von Sender und Empfänger.

Die Zuordnung der Schnittstellen zu den SIM-Varianten und den SIO-Kanälen ist Abb. 1.5.9./1 zu entnehmen.

IFSS1 ist auf X2 geführt. IFSS2 kann über X4 bei SIM 1, 3 und 5 oder über X3 bei SIM 2 und 4 erreicht werden.

Die Taktversorgung für die SIO-Bausteine, die den Interfaces zu-

geordnet sind, erfolgt durch Kanäle zweier CTC-Bausteine. Die Zuordnung, welcher CTC-Kanal auf welches SIO-Taktsignal geführt wird, geht ebenfalls aus Abb. 1.5.9./1 hervor.

Inter- face- modul	Schnittstelle			Taktversorgung			
	SIO 1	SIO 2		IZC/T01	2ZC/T00	2ZC/T01	2ZC/T02
SIM1	Kan.A IFLS	Kan.B IFLS	Kan.A V.24	IFSS2	-	-	SIO2/B SIO1/B SIO2/A
SIM2	V.24	IFSS1	V.24	IFSS2	-	SIO1/A SIO1/B	SIO2/A SIO2/A
SIM3	IFLS	-	-	IFSS2	SIO2/B	-	-
SIM4	V.24	-	V.24	IFSS2	-	SIO1/A SIO2/B	SIO2/B SIO2/A
SIM5	IFLS	-	V.24	IFSS2	-	-	SIO2/B SIO2/A

Abb. 1.5.9./1 Zuordnung der SIO-Schaltkreise zu den Schnittstellen und Taktversorgung




Abb. 1.5.9./2. Anordnung und Bezeichnung der Anschlüsse auf den SIM - Varianten




Abb.1.5.9./3. Prinzip der IFSS Sender und Empfänger und deren Zusammenschaltung

Zwei im BDT eingebaute Stromquellen erlauben über Brücken laut Abb. 1.5.9./4 einstellbar) den Betrieb der Sender und/oder Empfänger in aktiver oder passiver Betriebsart. Auslieferungszustand ist für SIM 1 und 5 Sender aktiv, Empfänger passiv und für SIM 3 Sender und Empfänger aktiv. Prinzipiell ist folgende Verdrahtung nötig:

Empfänger	Sender	Lötbrücken
passiv	passiv	+ + + +
		+ + + +
passiv	aktiv	+ + + +
		+ + + +
aktiv	passiv	+ + + +
		+ + + +
aktiv	aktiv	+ + + +
		+ + + +

Abb. 1.5.9./4 Schematische Darstellung der Brücken für die IFSS-Betriebsarten auf SIM 1, 3, 5

Der Anschluß von Geräten an das IFSS des BDT erfolgt normalerweise über Standardkabel. Es wird abgeschirmte vieradrige Leitung (z.B. FM-Plastschlauchleitung HFY(C)Y 4x1x0,12) verwendet, die BDT-seitig mit einer sechspoligen Steckerleiste versehen ist. Im BDT kommt die Buchsenleiste 204 TGL 29331 zum Einsatz. Die Belegung ist von der Konsolenrückseite gesehen folgendes:



In der Variante SIM 2 ist ein IFSS-Anschluß über die BUL 203-25 EBS-G0 4006/01-2 herausgeführt. Hier gilt folgende Belegung:

Kontakt	Signal
14	Q2 (Stromquelle)
16	Q1 (Stromquelle)
18	SD-
19	ED+
22	SD+
25	ED-
7	Masse
1	Schutzleiter

Die Einstellung der Betriebsarten erfolgt bei diesem Anschluß analog, nur mit Lötbrücken direkt im Steckverbinder, indem die Stromquellenausgänge auf die gewünschte Schleife geschaltet werden. Die Schaltung läßt sich aus Abb. 1.5.9./2. ableiten, alle möglichen Variationen sind in Abb. 1.5.9./5. angegeben.

Kontakt	Sender		Empfänger	
	aktiv	passiv	aktiv	passiv
1	SL	SL	SL	SL
7	-	SD+	-	ED+
14	-	-	-	-
16	-	SD-	-	-
18	-	-	-	ED+
19	-	-	-	-
22	SD+	SD+	ED-	-
25	-	-	-	ED-

Abb. 1.5.9./5. Am 25-poligen Steckverbinder bereitgestellte IFSS-Signale und für die Betriebsarten notwendige Brücken (Kabelschirm einseitig auf SL)

Die Einstellung der Betriebsart für das IFSS 2 auf SIM - Varianten ohne IFLS-Z geschieht ähnlich wie bei SIM 1 gezeigt mit der Mixelbrückenanordnung nach Abb. 1.5.4./6 .





Abb. 1.5.9./6 Mixelbrücken für IFSS-Betriebsarten auf SIM2 und 4

Die Betriebsart Sender aktiv / Empfänger passiv ist als Auslieferungszustand durch Leiterzüge zwischen den entsprechenden Mixelstiften fest verdrahtet. Sind hier Änderungen gewünscht, müssen diese Leiterzüge aufgetrennt und die neue Verbindung durch Mixelbrücken geschlossen werden.

1.5.9.3. V.24-Anschluss

- Je nach SIM-Variante unterscheiden sich die Anschlüsse:
- asynchronfähig mit den Leitungen 101, 102, 103 und 104 nach TGL 29077 (siehe Abb. 1.5.9./1 die V.24 des S10 1 oder 2 / Kanal B)
  - synchron- und asynchronfähig mit den Leitungen 101 bis 109, 111, 113 bis 115 nach TGL 29077 (siehe Abb. 1.5.9./1 die V.24 des S101 / Kanal A)

Der Anschluss von Geräten mit asynchron arbeitender Übertragung erfolgt über einen Steckverbinder Bul 204 (TGL 29331). Die Belegung von der Konsolenrückseite auf die Bul gesehen ist folgende:



Der Anschluss an die Schnittstelle des synchron und asynchron arbeitenden V.24 erfolgt über die Bul 203-25 EBS-60 4006/01-2. Die Belegung sieht wie folgt aus:

Kontakt	01	02	03	04	05	06	20	08	23	24	15	17	
Signal	101	102	103	104	105	106	107	108	109	111	113	114	115

Die schaltungstechnische Realisierung weist keine Besonderheiten auf (siehe Abb. 1.5.9./7). Als Sender sind Schaltkreise 75130 mit einer Betriebsspannung von ± 12 V eingesetzt. Die Ausgangssignalspannungen betragen:

$$- 12 \text{ V} \leq U_{"1"} \leq - 3 \text{ V}$$

$$3 \text{ V} \leq U_{"0"} \leq 12 \text{ V}$$

Die Flankensteilheit der Ausgangssignale ist mit RC-Gliedern den Forderungen V.28 angepaßt. Die V.24 Empfänger arbeiten mit Schaltkreisen 75154 und weisen ebenfalls keine Besonderheiten auf. Alle nach außen gehenden Leitungen sind zwecks Reduzierung der Störstrahlung über Schnittstellendrosseln geführt. Bei Benutzung des 2. CTC-Kanals 0 für die Taktversorgung (113, 114, 115) ist zu berücksichtigen, daß zur Einhaltung eines Tastverhältnisses 1:1 ein Flipflop im Signalweg liegt, welches den angebotenen CTC-Takt noch durch zwei teilt.






Abb. 1.5.9./8 Anschlusskombinationen auf der IFLS-Z-Anschlussplatte

1.5.10. Paralleler Interfacemodul

1.5.10.1. Prinzip der Ein- und Ausgangsstufen

In den seltensten Fällen wird es möglich sein, die geteilternen Leitungen direkt mit Quellen oder signalverarbeitenden Baugruppen des zu steuernden oder zu überwachten Prozesses zu verbinden. Entkopplung und Anpassung der internen TTL-Signale sind notwendig.

Mit dem PIM 1 werden die an X4 der PEL (21) bereitgestellten Signale der zwei PIO-Schaltkreise dem Anwender wie folgt bereitgestellt:

16 Eingänge mit Potentialtrennung über Optokoppler.




Abb. 1.5.10./1 Prinzip der Eingangsstufe PIM

Für die Ansteuerung der Eingänge muß vom Anwender ein Steuerstrom (keine TTL-Pegel) von 25 bis 30 mA für logisch High in geeigneter Weise bereitgestellt werden (Vorwiderstand, Stromquellen o.ä.). Die Belegung des Steckverbinders zeigt Abb.1.5.10./3. 16 Ausgänge sind als potentialfreie Relaiskontakte ausgelegt. Die Ansteuerung erfolgt vom PIO der PEL über zwei Schaltkreise DS 8286 D, die nur als Verstärker (siehe Abb. 1.5.10./2) geschaltet sind.

